IP核心模块

常用的IP核心模块有不同的CPU（32/64位CISC / RISC结构CPU或8/16位微控制器/微控制器，如8051等），32/64位DSP（如320C30）， DRAM，SRAM，EEPROM，Flashmemory，A / D，D / A，MPEG / JPEG，USB，PCI，标准接口，网络元件，编译器，编码器/解码器和模拟设备模块。

丰富的IP核模块库为ASIC和单片系统的快速设计以及市场的快速占领提供了基本保证。

IP核心模块有三种不同形式：软IP核，固态IP核和硬核IP核。

1.软IP核软IP核主要基于IP模块功能的描述。

它描述了更高抽象级别的IP功能，并经历了行为设计优化和功能验证。

它通常以HDL文档的形式提交给用户，HDL文档通常包括逻辑描述，网表和一些可用于测试但不是物理实现的文件。

使用软IP，用户可以为后续结构设计合成正确的门级网表，并使用EDA综合工具与其他外部逻辑电路集成以设计所需的设备。

虽然软IP具有很大的灵活性和可移植性，但与硬IP相比，由于它不包含任何特定的物理信息，如果后续设计设计不当，可能会导致设计失败。

此外，随后的布局工作也将花费大量时间。

2.硬核IP核IP核主要基于IP模块物理结构的描述。

它以电路物理结构掩模布局和完整的工艺文档形式提供给用户，可以使用一整套技术。

优点是所有前端和后端设计都已完成，并且有固定的电路布局和特定的工艺，以确保性能并缩短SoC设计时间。

然而，由于其电路布局和工艺是固定的，因此也导致灵活性差并且难以移植到不同的处理技术。

3.可靠的IP核固态IP核主要基于IP模块结构的描述，可以理解为硬IP和软IP之间的IP核。

固态IP通常以门级网表和相应的特定过程网表的混合形式提交给用户。

这样用户可以根据需要对其进行修改，使其适合可实现的过程。

近年来，电子产品的更换周期缩短，系统芯片的复杂性不断增加。

为了缓解这种矛盾，SoC设计通常采用基于IP的设计方法。

由于IP模块是经过预先设计和验证的，因此设计人员可以专注于整个系统，而无需考虑每个模块的正确性和性能，从而缩短了设计SoC芯片所需的时间。

设计和制造成本以提高可靠性。

IP重用技术将芯片设计从以硬件为中心转变为以软件为中心，从门级设计到IP模块和IP接口级设计。

理论上，IP模块的出现可以降低R＆amp; D成本，缩短开发时间并提供适度的成本节约。

然而，在实际应用中，由于芯片结构的复杂性增加，还可能增加测试成本并降低产量。

虽然使用基于IP的设计方法可以简化系统设计并缩短设计时间，但随着SoC的复杂性和设计周期的进一步缩短，IP模块的重用出现了许多问题：（1）IP块的集成到SoC要求设计人员充分了解复杂IP模块的功能，接口和电气特性，例如微处理器，存储器控制器，总线仲裁器等。

（2）随着系统复杂性的增加，获得完美匹配的时序变得越来越困难。

即使每个IP模块的布局是预定义的，将它们集成在一起也会产生无法预料的问题，例如噪声，这对系统性能有很大影响。

IP模块的标准化可以在一定程度上解决上述问题。

过去，各种芯片设计公司，IP供应商和EDA公司都使用自己的内部规范作为设计标准，但随着SoC设计的中心转移到客户端，IP模块的广泛使用，以及更多和更多的EDA工具，内部标准已经无法满足SoC设计的需求。

为了解决IP模块的接口和通信协议问题，SoC的主要供应商已经开发了自己的SoC片上总线架构标准，例如IBM的Core Connect和ARM的AMBA，它们通常与处理器架构相关联，例如PowerPC或ARM 。

对公共通信原则，公共设计格式以及设计质量测量和保证采用统一方法的需求推动了SoC标准化的发展。

因此，世界上有许多像VSIA这样的SoC标准化组织。

VSIA成立于1996年，目前拥有200多名成员。

其目标是通过制定开放标准，建立统一的系统级芯片产业目标和技术标准。

方便集成不同的IP模块。